Flip Flop - Módulo 3.2
Eletrônica Digital - Circuitos Sequenciais
-
Flip Flop - definição
-
Tipos de Flip Flop
FLIP-FLOP
Um flip-flop é um circuito eletrônico sequencial, com dois estados estáveis na saída, que podem ser usados para armazenar dados binários.
Basicamente, são similares aos Latches, porém, os Flip-Flops são circuitos sequenciais síncronos, pois utilizam um sinal de clock na entrada, para sincronização das saídas.
Observação: Como vimos anteriormente, Latches são acionados por nível (“0” ou “1”) e Flip-flops pelas transições (Positiva/Negativa) do clock, e esta é uma diferença fundamental entre eles.
Ambos são usados como elementos de armazenamento de dados.
Flip-flops são construídos usando portas lógicas , como, por exemplo, duas portas NAND e NOR, ou 4 portas NAND (ver figuras). Cada Flip Flop consiste em duas entradas, sinal de clock e duas saídas, sendo qualquer uma delas, o complemento da outra.
Tipos de Flip-Flop:
Há vários tipos de Flip-Flops, cujos projetos atendem a necessidades diferentes. Veremos em detalhes alguns deles.
-
Flip-Flop RS
-
Flip-Flop JK
-
Flip-Flop D
Flip-Flop RS (Reset-Set)
No Flip-Flop RS, a entrada “R” Reseta ou, reinicializa o dispositivo levando a uma saída “0”, e a entrada “S” Set (inicializa), configura o dispositivo ou produz a saída “1”.
As entradas SET e RESET são denominadas como S e R.
O símbolo de um Flip-Flop RS é mostrado na figura 1
O Flip-Flop RS é constituído por:
- 2 Entradas R e S
- 2 Saídas Q e Q’ (onde Q’ é o complemento de Q)
- O Flip-Flop pode ser formado por 2 portas AND (P1 e P2) e por 2 portas NOR (P3 e P4), com uma conexão em Loop cruzado como mostra a figura 2. São possíveis outras configurações, com o mesmo resultado.
Na figura 2 é mostrado o Diagrama lógico e a Tabela Verdade, além de um exemplo.
Funcionamento do Flip-Flop RS
Como, tanto R quanto S podem ser “0” ou “1”, há 4 possibilidades (acompanhe o Diagrama Lógico e a Tabela Verdade da figura 2):
1ª Possibilidade - S=R=0
Neste caso, tanto P1 quanto P2, têm saída = 0. Como P3 e P4 são portas NOR, então, se Q=1 obriga que Q’=0, ou, se Q=0 obriga que Q’=1
Pela Tabela Verdade, as saídas mantêm os valor anteriores, até uma nova mudança em S ou R.
2ª Possibilidade - S=1 e R=0
Agora, P1=0 e P2=1, em função da porta NOR (P4) leva a Q’=0 e Q=1
3ª Possibilidade - S=0 e R=1
Neste caso, há uma inversão do item anterior:
Agora, P1=1 e P2=0, em função da porta NOR (P3) leva a Q’=1 e Q=0
4ª Possibilidade - S=1 e R=1
Agora, P1=1 e P2=1.
Como as Portas P3 e P4 são portas NOR, as saídas serão “0”, independente da outra porta. Mas, como as saídas (Q e Q’) tem que ser complementares, elas não podem ser “0” ao mesmo tempo, e isso é uma condição inválida, como mostra a Tabela Verdade.
Flip-Flop JK
Características principais do Flip-Flop JK
• Funciona de maneira equivalente ao SR, porém, resolve o problema da indefinição quando, S=R=1 no Flip-Flop RS.
• No Flip-Flop JK não há estados inválidos, mesmo quando as entradas J e K, são definidas como 1.
• As saídas do Flip-Flop dependem da transição (positiva) do clock (ver figura 3)
É o mais versátil e usado entre os Flip-Flops
Na figura 3 é mostrado o Símbolo, Diagrama lógico e a Tabela Verdade.
Funcionamento do Flip-Flop JK
1ª Possibilidade - J=K=0
Se a entrada J for “0”, então P1=0 e Q=1 (Q’=0 por ser complemento)
Se a entrada K=0, P2=0 e Q’=1.
Portanto, as saídas permanecem no mesmo estado, ou seja, sem alteração no estado do flip-flop.
Importante, como J e K são “0”, o clock, qualquer que seja, não importa, pois as portas P1 e P2, estão desabilitadas “0”
2ª Possibilidade - J=0 e K=1
Quando aplicamos um pulso de clock ao flip flop JK, com as entradas J=0 e K=1, a saída da porta NAND (P1) conectado à entrada J torna-se 1. Então Q torna-se 0. Isso redefinirá o Flip-Flop novamente para o estado anterior.
O Flip Flop estará no estado RESET.
3ª Possibilidade - J=1 e K=0
A análise é equivalente à anterior, com J=1, K=0 e P2=1. Então Q’=0 e o Flip-Flop está em SET
4ª Possibilidade - J=1 e K=1
Neste caso, em função do Feedback, não haverá saídas (Q e Q’) inválidas.
Como mostrado na Tabela, as saídas se alternarão de um estado para o outro.
Flip-Flop JK 74LS76 – exemplo
O CI 74LS76 é um Flip Flop duplo, ou seja, tem 2 Flip Flop JK, no mesmo chip.
Na figura 4 é mostrado: Pinagem, Símbolo Lógico e Tabela Verdade, copiados da folha de dados (Data sheet) do fabricante. Há muitas outras informações (níveis de tensão, especificações físicas, etc.), porém estas são as mais relevantes.
Este CI, inclui um “Preset, (pino 2) e CLR (Clear pino 3), que são levados em conta no funcionamento do Flip Flop, como mostra a Tabela Verdade.
Flip-Flop D
O Flip-Flop D é uma alternativa muito usada, em relação a outros Flip-Flops.
São muito usados em Contadores e Registradores.
Características principais do Flip-Flop D
-
Entrada única – Por ter somente uma entrada (D) é mais simples de usar.
-
Não possui estados inválidos
-
Por não ter realimentação, torna-se mais estável que outros tipos de Flip-Flop
Como se pode ver na figura 5 (Diagrama Lógico e Tabela Verdade), a saída só é afetada na transição positiva do clock.
Quando o clock está baixo “0”, ambas as portas NAND ficam desabilitadas, então o estado de D pode ser alterado (para “0” ou “1”) sem afetar o valor de saída "Q".
Por outro lado, quando o clock está alto, ambas as portas NAND são habilitadas. Então quando houver uma transição positiva do clock, Q é forçado a ser igual a D (D=0 Q=0 e D=1 Q=1).
A Tabela Verdade, mostra a validade desta demonstração.
Observação - O Flip Flop D, também pode ser acionado pela transição negativa do Clock. Neste caso o diagrama Lógico das portas é diferente, porém, a Tabela Verdade continua válida.
Flip-Flop D 74HC175 - exemplo
O CI 74HC175, possui 4 Flip Flop D, em um mesmo CI
Na figura 6 é mostrado: Pinagem, Símbolo Lógico e Diagrama funcional, copiados do Data sheet do fabricante.
O pino MR (Master Reset, pino 1), serve para reinicializar o Flip Flop, e CP (pino 3), é a entrada de Clock.
